Cómo aprender a convertirse en un buen ingeniero de verificación de SOC (front end)

Una sola respuesta puede no ser suficiente para esto y lleva algo de tiempo y esfuerzo llegar allí. Aprenda a seguir y, como parte del aprendizaje y la experiencia, intente mejorar y sobresalir continuamente.

  1. Fundamentos del diseño de lógica digital, IP, metodologías de diseño SOC
  2. Conceptos básicos de verificación: ¿qué / por qué / cómo?
  3. Lenguaje del sistema Verilog para verificación: construcciones de lenguaje para el uso de construcciones basadas en clases para la verificación
  4. Sistema Verilog basado en el lenguaje de la metodología UVM.

La práctica y la experiencia práctica son muy importantes para ser bueno.

Aquí hay algunos enlaces a varios recursos que pueden ayudar. También navegue a través de mi blog Quora (Verification Excellence – Learn, Excel y Advance in Functional Verification)

  1. Recursos (manuales de referencia, documentos, etc.) Verificación Excelencia
  2. ¿Qué hace que un gran ingeniero de verificación en la industria VLSI? por Ramdas Mozhikunnath en Verification Excellence – Aprenda, sobresalga y avance en la verificación funcional
  3. ¿Cuáles son algunos buenos libros para la verificación funcional? – por Ramdas Mozhikunnath sobre Verification Excellence – Aprenda, Excel y avance en la verificación funcional
  4. La respuesta de Ramdas Mozhikunnath a ¿Cuáles son las cosas imprescindibles para un ingeniero de verificación de diseño de chips?